Микросхема, Микросхема

Описание

Устройства конфигурации для устройств LUT на основе SRAM обладают следующими функциями: - Конфигурируют Altera ACEX1K, APEX20K (включая APEX20K, APEX20KC и APEX20KE), APEXII, ArriaGX, Cyclone, CycloneII, FLEX10K (включая FLEX10KE). и FLEX10KA) Устройства Mercury, Stratix, StratixGX, StratixII и StratixIIGX - Простой в использовании четырехконтактный интерфейс - Низкий ток во время настройки и почти нулевой ток в режиме ожидания - Поддержка программирования с помощью Altera Programming Unit (APU) и аппаратное обеспечение для программирования от Data I/O, BP Microsystems и других программистов сторонних производителей. - Доступно в компактных пластиковых корпусах. - 8-контактный пластиковый корпус с двойным расположением выводов (PDIP). - 20-контактный пластиковый корпус для держателя микросхем с J-выводами (PLCC). - 32-контактный пластиковый тонкий четырехплоскостной корпус (TQFP). - Устройство EPC2 имеет перепрограммируемую флэш-память конфигурации. - Внутрисистемное программирование (ISP) 5.0 В и 3.3 В через встроенный стандарт IEEE Std. Интерфейс 1149.1 JTAG - Встроенная схема тестирования периферийного сканирования JTAG (BST), совместимая со стандартом IEEE Std. 1149.1 - Поддерживает программирование с помощью файла последовательного векторного формата (.svf), файла формата стандартного языка тестирования и программирования Jam (STAPL) (.jam), файла байт-кода JAM (.jbc), а также QuartusII и MAX+PLUSII с использованием загрузочного кабеля USB-Blaster, MasterBlaster, ByteBlasterII, EthernetBlaster или ByteBlasterMV - Поддерживает программирование через объектный файл программатора (.pof) для устройств EPC1 и EPC1441. - Вывод nINIT_CONF позволяет команде INIT_CONF JTAG начать настройку FPGA.

Технические параметры

Техническая документация