Микросхема EP1C3T144I7N Altera

Описание

Семейство программируемых вентильных матриц Cyclone® основано на 1.5-В, 0.13-мкм, всеслойном медном SRAM, с плотностью до 20 060 логических элементов (LE) и до 288 Кбит оперативной памяти. Благодаря таким функциям, как фазовая автоподстройка частоты (PLL) для тактирования и выделенному интерфейсу с двойной скоростью передачи данных (DDR), отвечающему требованиям к памяти DDR SDRAM и быстродействующей оперативной памяти (FCRAM), устройства Cyclone представляют собой экономичное решение для приложений, связанных с передачей данных. Устройства Cyclone поддерживают различные стандарты ввода-вывода, включая LVDS со скоростью передачи данных до 640 мегабит в секунду (Мбит/с), а также 66- и 33-МГц, 64- и 32-битные соединения периферийных компонентов (PCI) для взаимодействия и поддержки ASSP. и ASIC-устройства. Altera также предлагает новые недорогие устройства последовательной конфигурации для настройки устройств Cyclone. Семейство устройств Cyclone предлагает следующие возможности: - от 2910 до 20 060 LE - До 294 912 бит ОЗУ (36 864 байта) - Поддержка настройки с помощью недорогого устройства последовательной конфигурации - Поддержка LVTTL, LVCMOS, SSTL-2 и SSTL-3 I Стандарты/вывода - Поддержка 66- и 33-МГц, 64- и 32-битного стандарта PCI - Поддержка высокоскоростного (640 Мбит/с) ввода-вывода LVDS - Поддержка низкоскоростного (311 Мбит/с) ввода-вывода LVDS - 311- Поддержка ввода/вывода RSDS, Мбит/с. - До двух систем ФАПЧ на устройство обеспечивают умножение тактовой частоты и фазовый сдвиг. - До восьми глобальных линий тактовой частоты с шестью ресурсами тактовой частоты, доступными на строку блока логической матрицы (LAB). - Поддержка внешней памяти, включая DDR SDRAM (133). МГц), FCRAM и SDRAM с одинарной скоростью передачи данных (SDR). - Поддержка нескольких ядер интеллектуальной собственности (IP), включая функции Altera® MegaCore® и мегафункции программы Altera Megafunctions Partners Program (AMPPSM).

Технические параметры